# ⑩公開特許公報(A)

昭58—190064

Int. Cl. <sup>3</sup>
-----------------------

識別記号

庁内整理番号

昭和58年(1983)11月5日 砂公開

H 01 L 29/78 21/88

7514-5F 6810-5F

発明の数 1

23/30 27/10 7738-5F 6655-5F

審査請求 未請求

(全 3 頁)

## **匈半導体集積回路**

②特

昭57—71232

20世

昭57(1982) 4 月30日

⑫発 明 者

沢瀬照美 国分寺市東恋ヶ窪1丁目280番

地株式会社日立製作所中央研究

所内

⑰発 明 者 中村英夫

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

⑩代 理 人 弁理士 薄田利幸

### 明

発明の名称 半導体集費回路

#### 特許請求の範囲

- 1.紫子(MOSFETなど)上にAL(アルミ ニウム)層を形成し、光の入射を防止したこと を特徴とする半導体果積回路。
- 2. P-N接合上に電位を固定したA4層を形成 し、光の入射を防止したことを特徴とする第1 項の半導体集積回路。
- 3. P-N接合上にソースまたはドレインとなる 拡散層に接続したAL層を形成し、光の入射を 防止したことを特徴とする第1項の半導体級積 回路。

### 発明の詳細な説明

本発明はEPROMオンチップLSIに保り、 特にP-N接合への光の入射によるリーク特性を 改善するのに好適なLSIの形成法に関する。

MOSFETはゲートのオフ状態のインピーダ ンスが高いことから、第1図に示すような、配想 上の容量をメモリ系子とする回路が従来からよく

使用されている。しかし、紫外観等で消去できる メモリ(以下EPROM)を内蔵するLSIチッ プにおいては、LSI表面が外光にさらされるた めに、MOSFETの拡散層と基板との間の接合 面で多量のリーク電流を発生する。とのため、メ モリ累子として十分な記憶保持特性を得ることが できない欠点があつた。

通常のLSIのパッケージは光を完全に進へい する構造になつており、光の入射による特性の悪 化はなかつた。EPROMオンチップLSIにお いては、EPROMのデータ消去は紫外線でおと なりため、パツケージ上部は透明物質でおおわれ ており、特性悪化を防止するためにはチップを部 分的に光から遮へいする必要がある。

本発明の目的はMOSFETの拡散層領域への 光の入射を防止し、 P - N接合のリーク特性を改 咎することにある。

とのため、本発明では、情報記憶用に用いる MOSFETの拡散層の上部に金属電極を設けた。 通常のLSIのパッケージは光を完全に遮へい

BEST AVAILABLE CO

する構造になつており、光入射による特性の悪化 は問題とはならなかつた。 EPROMオンチップ LSIにおいては光によるデータ消去の必要性上 パッケージ上部が透り物質でおおわれており、特 性悪化を防止するためにLSIチップを部分的に 光から遮へいするようにした。

以下、本発明の契施例をEPROM(Erasable Programable ROM)オンチップ半導体集費回路において集施した場合について述べる。

EPROMオンチップ半導体果積回路は、

EPROMに配憶されているデータを光によつて 消去するため、透明パッケージに奥装されている。

第1図に本実施例で述べるMOSFETで構成したラインメモリ(配線容量などにデータを配像保持するメモリ1の回路図を示す。MOSFET1の入力電極3から入力されたデータは1がオンしている期間に1のソース拡散層4、インパータ2の入力ゲート5、および4~5間の配線容量の総和6に伝搬され、1がオフするとデータは6に配像特される。しかし4と基板から成るPーN接

(3)

入射を防ぎ、10-16の扱合でのリーク電流の 増加を防止することができる。

本実施例によれば、リーク特性の悪化を防ぐとともに、拡散幅10の容量が15に対する容量も付加され、配像保持するための総容量が増えるととになり、さらに配像特性を改善する効果がある。

契施例2

第3図は実施例1において、拡散層10の上部に形成するAと15を10自身に結合して10と同能位にした場合の縦構造を示す。光に対する効果は実施例1と同様であるが、拡散層10の容量は15を形成しても増加しない。従つて記憶保持するための容量は増加せず、高速動作を必要とする場合に効果がある。

以上の二臭焔例はNチャンネルMOSについて 示したが、PチャンネルMOSおよびそれらを組 合わせた回路についても同様の効果がある。

上記実施例はラインメモリを構成する場合について示したが、他に微小電流を扱かりアナログ回路等の接合面からのリーク電流の防止方法として

合7に透明パッケージを介して光が入射すると光 エネルギーにより7のリーク電流(PーN接合の 逆方向飽和電流)が増加し、6に暫えられた電荷 は徐々に失なわれることになる。

#### 契施例1

第2図は第1図の回路において本発明を実施した例のMOSFETの縦構造を示したものである。ドレイン拡散層 8、ゲート 9、ソース拡散層 1 0 から成るMOSFET (第1図の1)の入力電極 A L (アルミニウム) 1 1 から入力されたデータは 1 0、インパータのゲート酸化 2 0 から成る 入力ゲート 1 2 (第1図の5) および 1 0~1 2 間の配線 1 3 の容量に配憶保持される。本発明では電荷を配憶保持するために寄与している拡散層 1 0の上部に、配線のA L 1 1 と同時に形成した A L 1 5 を電源などの固定した電位に接続して配置することにより、透明パッケージ 1 4 を透過して入射した光に透明な保険 1 9 を通過したの て入射した光に透明な保険 1 9 を通過したの ス L 層 1 5 の 炭面で反射するため、 1 0 と 基板 1 6 から成る P ー N 接合 (第1図の7)への光の

(4)

も有効である。

本発明によれば、P-N接合への光の入射を遮断できるので、光によるP-N接合の逆方向飽和 電流の増加を防止する効果がある。

光の遮断面となるアルミ暦15は従来の
MOSFET形成における配線用のアルミ暦11
の形成と同時に行なうことができ、プロセスの増加を必要としない。またアルミ暦15は拡散層10に重なる形に形成するために、LSI形成上、面積の増加等の問題は生じない。

### 図面の簡単な説明

第1図は配線容量を配憶紫子として用いるメモリ (ライン・メモリ) の回路図である。

第2図はAとを固定電位にした場合の第1図の 回路のMOSFET縦構造である。

第3図はALを拡散層に結合した場合の第1図の回路のMOSFET縦構造である。

1 …入力MOSFET、2 … インパータ、3 …入力電極、4 … ソース電極、5 … 入力ゲート、6 …配銀容量、7 … P — N接合、8 … ドレイン拡散層、

9 ··· ゲート電低、10 ··· ソース拡散層、11 ··· 入 カA L電極、12 ··· インパータの入力ゲート、


13…入力MOSFETとインパータ間の配線、


14…透明パッケージ、15…光遊へい用AL、

16…基板、17…酸化膜、18…透明絕綠膜、

19…透明保護膜、20…ゲート酸化膜。


代理人 弁理士 海田利幸





第 i

Z



(7)